JP2000252756

Publication Title:

BIAS CIRCUIT AND OPERATIONAL AMPLIFIER USING SAME

Abstract:

PROBLEM TO BE SOLVED: To eliminate the source voltage and threshold voltage dependency of the output stage in an operational amplifier by inverting and amplifying the output of a source follower circuit and regarding the output part of an inverting amplifying circuit, outputted to the gate of a constant current source as a load of the source follower circuit, as a bias output.

SOLUTION: The inverting amplifier circuit which inverts and amplifies the output of the source follower circuit and outputs it to the gate of the constant current source as the load of the source follower circuit is included and the output part of the inverting amplifier circuit is regarded as the bias output. In the bias circuit 32, a resistance 16 (R1) and an NMOS 15 (MN 12) are a means for stabilizing the gate voltage of the MP 13; and the outputs of the MP 11 and MN 11 are received and its inversion and amplification output is inputted to the gate of the MP 13. Here, R1 as a constituent element of the inverting amplifier circuit is replaceable with a constant current source and the MN 12 is replaceable with an NPN transistor, etc. Then a bias voltage is applied from the output terminal 18 of the inverting amplifier circuit to the gate of the MP 3 of an operational amplifier output part 31.

Data supplied from the esp@cenet database - http://ep.espacenet.com

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-252756 (P2000-252756A)

(43)公開日 平成12年9月14日(2000.9.14)

(51) Int.Cl.7		微別記号	F I		5	·-7]-}*(参考)
H03F	1/30		H03F	1/30	В	5 J O 6 6
	3/345			3/345	В	5 J O 9 O
	3/45			3/45	Z	5 J O 9 1

審査請求 未請求 請求項の数4 OL (全 5 頁)


		不明黑色	不明不 明不为少数 · OL (主 3 頁)	
(21)出願番号	特顏平11-48034	(71)出願人 000001007		
			キヤノン株式会社	
(22)出顧日	平成11年2月25日(1999.2.25)		東京都大田区下丸子3丁目30番2号	
		(72)発明者	菊池 伸	
			東京都大田区下丸子3丁目30番2号キヤノ	
			ン株式会社内	
		(72)発明者	篠原 真人	
		東京都大田区下丸子3丁目30番2号キヤノ		
			ン株式会社内	
		(74)代理人	100090538	
			弁理士 西山 恵三 (外2名)	
			最終質に続く	

(54) 【発明の名称】 パイアス回路及びそれを用いたオペアンプ

(57)【要約】

【課題】 オペアンプの出力段の電流の電源電圧、しきい値電圧依存をなくすことを課題とする。

【解決手段】 カレントミラー回路と、カレントミラー回路に定電流を供給する定電流源と、カレントミラー回路を負荷する第1のソース接地回路と、カレントミラー回路のゲート部を入力として、第1のソース接地回路の入力部に出力を行う第1のソースフォロワ回路と、第1のソース接地回路の出力を反転増幅し、前記第1のソースフォロワ回路の負荷である定電流源のゲートに出力する反転増幅回路とを有し、反転増幅回路の出力部をバイアス出力とすることを特徴とするバイアス回路を提供する。



【特許讃求の範囲】

【請求項1】 カレントミラー回路と、

前記カレントミラー回路に定電流を供給する定電流源

前記カレントミラー回路を負荷とする第1のソース接地 回路と、

前記カレントミラー回路のゲート部を入力として、前記 第1のソース接地回路の入力部に出力を行う第1のソー スフォロワ回路と、

前記第1のソース接地回路の出力を反転増幅し、前記第 1のソースフォロワ回路の負荷である定電流源のゲート に出力する反転増幅回路とを有し、

前記反転増幅回路の出力部をバイアス出力とすることを 特徴とするバイアス回路。

【請求項2】 請求項1において、前記反転増幅回路は ソース接地又はエミッタ接地であることを特徴とするバ イアス回路。

【請求項3】 請求項1記載のバイアス回路と、

差動増幅出力を行う差動増幅手段と、

前記差動増幅手段からの出力信号の出力を行う出力手段

前記バイアス回路のバイアス出力によって前記出力手段 を駆動することを特徴とするオペアンプ。

【請求項4】 請求項2において、前記出力手段は第2 のソースフォロワ回路と前記第2のソースフォロワ回路 の出力を入力とする第2のソース接地回路を有し、前記 第2のソースフォロワ回路の負荷である定電流源のゲー トに前記バイアス回路からバイアス電圧が印加されてい ることを特徴とするオペアンプ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バイアス回路及び そのバイアス回路を用いたオペアンプに関するものであ る。

[0002]

【従来の技術】従来CMOSを用いたオペアンプでは、 駆動能力がとぼしい為、図2のような回路を出力段とし て用いている。図中100は、いわゆるシングレンドの

$$I_{Y} = K_{0} (V_{N1} - V_{th})^{2} = K_{P} (V_{P1} - V_{th})^{2} \cdots (1)$$

$$V_{N1} + V_{P1} + v_{1} = V_{DD} \cdots (2)$$

となり、(1), (2)より、I, は電源に対しほぼ2 乗で変化する事がわかり、プロセスばらつきによる Vth 変動にも大きく影響されることがわかる。

[0007] CCCK, K, GARANI, MP 1のトランジスタの特性によって決まる係数、V_{N1}はM N1のゲート・ソース間電圧、 V_{P1} はMP1のゲート・ ソース間電圧、Vthはしきい値電圧である。

[0008]

差動増幅回路であり、1が差動増幅回路の出力である。 差動増幅回路の出力は、PMOS3(MP2)とPMO Sの定電流現2(MP3)からなるソースフォロワに入 力され、レベルシフト出力7を得る。 さらに、レベルシ フト出力7は、PMOS4(MP1)のソース接地へ、 差動増幅回路の出力1はNMOS5(MN1)のソース 接地へ入力され、出力を得る。C1は位相補償用容量で あり、出力端子6と差動増幅回路の出力部1の間に挿入 されている。また、MP2を定電流駆動させるための電 源回路として、PMOS51(MP51)、PMOS5 2 (MP52)、及びNMOS53 (NP53)の直列 接続から成る回路が提案されている。このMP51から NM53に流れる電流をバイアス線54により、MP3 に反映させる。9は電源電位(VDD)であり、10は 接地電位(GND)である。そして、ソース接地回路M P1, MN1からの出力はドレイン出力のため、大きな ダイナミックレンジと低い出力インピーダンスを得る。 [0003]

【発明が解決しようとする課題】しかしながら、上記従 来例では、出力ソース接地回路MP1、MN1に流れる 電流が電源電圧に大きく依存する、という不具合があっ た。その為、位相補償C」の効き方等の周波数特性が変 化し、電源が低い場合、発振等の問題が生ずる。

【0004】以下、図2及び図3を用いて説明を行う。 【0005】図2中MP3に流れる電流は、MP5に流 れる電流のカレントミラーであり、電源電圧依存があ る。ここで仮に、MP3が電源電圧依存のない理想定電 流源1、であると仮定すると図3のように模式的に表せ る。ここで、図2中のMP1、MN1に流れる電流を見 積る為の等価回路と同等であり、図3中V1 (52) は、MP2により成るソースホロワによるレベルシフト 電圧であり、I、及びMP2のしきい値に応じた一定電 圧である。図3からわかるようにMP1、MN1に流れ る電流は、各々のしきい値と電源に大きく依存し、その 値をIv とすると

[0006]

【外1】

... (2)

【課題を解決するための手段】上記課題を解決するため の第1の手段として、カレントミラー回路と、カレント ミラー回路に定電流を供給する定電流源と、カレントミ ラー回路を負荷とする第1のソース接地回路と、カレン トミラー回路のゲート部を入力として、第1のソース接 地回路の入力部に出力を行う第1のソースフォロワ回路 と、第1のソース接地回路の出力を反転増幅し、前記第 1のソースフォロワ回路と、第1のソースフォロワ回路

の出力を反転増幅し、前記第1のソースフォロワ回路の 負荷である定電流源のゲートに出力する反転増幅回路と を有し、反転増幅回路の出力部をバイアス出力とするこ とを特徴とするバイアス回路を提供する。

【0009】また、第2の手段として、上記の第1の手 段で説明したバイアス回路において、反転増幅回路はソ ース接地又はエミッタ接地であることを特徴とするバイ アス回路を提供する。

【0010】また、第3の手段として、上記第1の手段 で説明したバイアス回路と、差動増幅出力を行う差動増 幅手段と、差動増幅手段からの出力信号の出力を行う出 力手段とを有し、バイアス回路のバイアス出力によって 前記出力手段を駆動することを特徴とするオペアンプを 提供する。

【0011】また、第4の手段として上記第3の手段で 説明したオペアンプにおいて、出力手段は第2のソース フォロワ回路と第2のソースフォロワ回路の出力を入力 とする第2のソース接地回路を有し、第2のソースフォ ロワ回路の負荷である定電流源のゲートにバイアス回路 からバイアス電圧が印加されていることを特徴とするオ ペアンプを提供する。

[0012]

【発明の実施の形態】(第1の実施例)本発明の実施形 態を図1に示す。図中31は図2で説明した従来のオペ アンプであり、32は本発明に係るバイアス回路であ

【0013】図1中のMN11, MP12, MP13は 図2で説明したMN1、MP1、MP2、MP3と同一

とあらわされ、電流 n I 」は、定電流源 1 7 から流れる 定電流 I, のカレントミラー電流なので、電流 n I, も 定電流になるので、(3)式は以下のように定義するこ とができる。

[0018]

【外2】

$$V_1 - V_{th} = a \left(= \sqrt{\frac{nI_1}{Kn'}} = 定数 \right)$$
 ··· (4)

$$V_{DD}-V_2-V_{th}=b\bigg(=\sqrt{\frac{nI_1}{Kp'}}=定数\bigg)$$
 … (5)

【0019】ここで、K'nはMN11のトランジスタ の特性によって決まる係数、K′pはMP11のトラン ジスタの特性によって決まる係数、K´p はMP11の トランジスタの特性によって決まる係数Vthはしきい値

$$m I_2 = m K''_P (V_{DD} - 3 V_{th} - b - a)^2 \cdots (10)$$

とあらわされ、

MP2のゲート・ソース間電圧V_{gg} (MP2) $V_{gs} (MP2) = V_{DD} - 2V_{th} - b - a \cdots (11)$ となる。

の結線関係である。バイアス回路 2 において、理想的な 定電流源17より、流れた電流 I₁ はNMOS10 (M N10), NMOS11 (MN11) のカレントミラー により、ソース接地回路であるMN11, PMOS12 (MP11)も又、理想的な定電流動作を行っている。 MP11のゲート電圧MN11 (MN10) のゲート電 圧が各々Ⅰ、及びVոのにより一義的に決定する事より、 PMOS13 (MP12) のソース・ゲート電圧が決定 し、よってMP12、PMOS14 (MP13) に流れ る電流も決定する。

【0014】抵抗16(R,), NMOS15(MN1 2) は、MP13のゲート電圧を安定させる手段であ り、MP11, MN11の出力を受け、その反転増幅出 力をMP13のゲートに入力させる。ここで、 R_1 , MN12は、反転増幅回路の構成要素であり、R1は、定 電流源に、MN12はNPNトランジスタ等に置換が可 能である。さらには、反転増幅回路が1以上のゲインが あれば本発明の効果を満足できる。そして、反転増幅回 路の出力部である出力端子18から、オペアンプ出力部 31のMP3のゲートにバイアス電圧が印加される。

【0015】次に、数式を用いて説明する。

【0016】MN10, MN11のゲート電圧を V_1 , NN₁₁, MP₁₁の電流をnI₁, MP11のゲート電圧 δV_2 , MP_{12} , MP_{13} の電流を I_2 , MP_{13} のゲート 電圧をV₄ , MN₁ のゲート電圧をV₀₁ , MP1のゲー ト電圧をVロュとする。

【0017】MP11, MN11を流れる電流n I₁

$$n I_1 = K_n (V_1 - V_{th})^2 = K_P (V_{DD} - V_2 - V_{th})^2 \cdots (3)$$

電圧である。

【0020】(4)(5)式より、V1, V2は $V_1 = a + V_{th} \cdots (6)$

 $V_2 = V_{DD} - V_{th} - b \cdots (7)$

とあらわされ、MP12のゲート・ソース間電圧は $V_2 - V_1 = V_{DD} - 2 V_{th} - b - a \cdots$ (8) とあらわされる。

【0021】(8)式の、MP12のゲート・ソース間 電圧を用いることにより、MP13, MP12を流れる

 $I_2 = K''_P (V_{DD} - 3V_{th} - b - a)^2 \cdots (9)$ となり (ここで、 $K^{\prime\prime}$) はMP13のトランジスタの 特性によって決まる係数)、又MP3とMP13はカレ ントミラー回路となっているので、MP3, MP2を流 れる電流m I 。(ミラー比m)は

【
$$0022$$
】又、 $MP1$ のゲート電位 V_{02} は $V_{02} = V_{01} + V_{gs}$ ($MP2$) … (12) となり、(11) (12) 式より $V_{02} = V_{01} + V_{DD} - 2V_{th} - b - a$ … (13)

となり、(11)式を変形すると

$$(V_{00}-V_{02}-V_{th}) + (V_{01}-V_{th}) = a + b \cdots (14)$$

となる。

【0023】MP1, MN1で構成されるソース接地回路を流れる電流を I_x とすると、

 $I_x = K_p (V_{DD} - V_{02} - V_{th})^2 \cdots (16)$ = $K n (V_{01} - V_{th})^2 \cdots (17)$ となり、(15)(16)(17)式より電流 I_x は【0024】 【外3】

$$I_{x} = \frac{\sqrt{K_{P}}}{\sqrt{K_{P}} + \sqrt{K_{n}}} (a + b)$$

となり、Vth, Vppに全く依存しない事がわかる。

【0025】ここで、オペアンプの出力部31の最終出力段であるMP1, MN1で構成されるソース接地回路に流れる電流は、電源電圧しきい値電圧による変化はないが、(10)式からも分かるように、MP2, MP3で構成されるソースフォロワ回路を流れる電流は、電源電圧、しきい値電圧により変動する。しかしながら、通常のオペアンプの出力部の場合、MP1, MN1で構成されるソース接地回路側にほとんどの電流が使用され、MP2, MP3で構成されるソースフォロワ回路に流れる電流はわずかであるため、全体の消費電流変化としては目立たない。又、位相補償の効果を左右するのは、MP1, MN1のトランジスタであり、オペアンプ出力部を安定化させる効果はきわめて大きい。

[0026]

【発明の効果】以上説明したように、本発明のバイアス 回路を用いることにより、オペアンプ出力段の電流を電 源電圧、しきい値に依存しない事が可能となる。又、バ イアス回路内で使用する定電流源と同等の特性を実現で きる。すなわち、例えば温特のない定電流源を使用すれ ば、温特もない出力段が形成できる。

【0027】これにより、全体消費電流の安定化及びオペアンプの位相補償の効果を安定化させることが可能となり、低出カインピーダンス、プロセスバラツキに対し安定かつ電源変動に強い高性能オペアンプの設計が可能となる。

【図面の簡単な説明】


【図1】本発明の実施形態を説明するための図である。 【図2】図9000従来のオペアンプ回路を説明するための図である。


【図3】図9001従来のオペアンプの一部分を説明する為の図である。


【符号の説明】

- 10 NMOS
- 11 NMOS
- 12 PMOS
- 13 PMOS
- 14 PMOS
- 15 NMOS
- 16 抵抗
- 17 定電流源

[№2]







フロントページの続き

```
Fターム(参考) 5J066 AA01 AA43 AA47 AA58 CA02
                     CA05 CA26 CA54 CA82 FA05
                     FA10 HA09 HA17 HA25 HA29
                     KA02 KA05 KA09 KA12 KA47
                     MA18 MA21 ND11 ND24 PD01
                     TA01
               5J090 AA01 AA43 AA47 AA58 CA02
                     CA05 CA26 CA54 CA82 CN04
                     FA05 FA10 FN01 HA09 HA17
                     HA25 HA29 KA02 KA05 KA09
                     KA12 KA47 MA18 MA21 TA01
               5J091 AA01 AA43 AA47 AA58 CA02
                     CA05 CA26 CA54 CA82 FA05
                     FA10 HA09 HA17 HA25 HA29
                     KA02 KA05 KA09 KA12 KA47
                     MA18 MA21 TA01
```